HP Charles blog

Mon activité profesionnelle de chercheur en informatique, mais pas que

  • Home
  • Curriculum Vitae
  • LinkedIn
  • Tags page
  • Categories page
  • RSS
  • A propos

© 2025. All rights reserved.

  • Workshop MSC présentation during ESWEEK 2024, Raleigh, NC, USA Mon, Oct 7, 2024
  • Recrutement étudiant alternant pour la rentrée prochaine : compilateur, innovation, architecture des ordinateurs Fri, Apr 19, 2024
  • 2nd European Memory Systems Forum at BSC (29/02-1/03/2024) Mon, Mar 4, 2024
  • Numérique frugal @ UGA Mon, Jun 19, 2023
  • New HygbroGen release, with computing in memory support (as well as AARCH64) Fri, Apr 21, 2023
  • Dedicated Instruction Set for Pattern-based Data Transfers: an Experimental Validation on Systems Containing In-Memory Computing Units Fri, Mar 31, 2023
  • Soutenance de thèse "Modèle de programmation bas niveau pour architecture de calcul proche mémoire" Fri, Mar 24, 2023
  • Contribution à Fetch 2023 Thu, Feb 2, 2023
  • Évaluation de l’inférence d’un réseau de neurones sur une architecture C-SRAM (Computing SRAM) Mon, Oct 10, 2022
  • <a href="https://www.mdpi.com/2079-9268/12/1/18">Towards Integration of a Dedicated Memory Controller and Its Instruction Set to Improve Performance of Systems Containing Computational SRAM</a> Fri, Sep 16, 2022
  • FETCH 2022 une école d'hiver au printemps sur les Technologies de Conception des Systèmes Embarqués Hétérogènes Tue, Jun 21, 2022
  • Recrutement étudiant en thèse "Micro-compilation pour réseaux de neurones ternaires sur une architecture de calcul proche mémoire" Mon, Apr 4, 2022
  • Recrutement CDD innovation en compilation Mon, Feb 14, 2022
  • Instruction Set Design Methodology for In-Memory Computing through QEMU-based System Emulator Thu, Dec 2, 2021
  • Proposition de stage : Évaluation de l’inférence d’un réseau de neurone sur une architecture de C-SRAM (Computing SRAM) Fri, Nov 5, 2021
  • Soutenance de thèse : "Exploration d'une architecture tuilée reconfigurable de mémoire calculante pour les applications gourmandes en données" Wed, Mar 17, 2021
  • A 35.6TOPS/W/mm² 3-Stage Pipelined Computational SRAM with Adjustable Form Factor for Highly Data-Centric Applications Thu, Jul 23, 2020
  • Memory Sizing of a Scalable SRAM In-Memory Computing Tile Based Architecture Fri, Jan 10, 2020
  • Keynote lors de la conférence COMPAS Mon, Jul 1, 2019
  • In memory computing panel during the VLSI-SOC conference Wed, Oct 10, 2018
  • Smart Instruction Codes for In-Memory Computing Architectures Compatible with Standard SRAM Interfaces Tue, Apr 3, 2018
  • Software Platform Dedicated for In-Memory Computing Circuit Evaluation Wed, Dec 13, 2017
  • DRC 2 : Dynamically Reconfigurable Computing Circuit based on Memory Architecture Wed, Oct 5, 2016